Учитывается время распространения сигналов в элементах. Модель - последовательное соединения лог эл, реализующего указанную функцию, и элемента задержки.

Каждый эл имеет задержку k*dt, где k=l,2,3...., а модель эл может быть представлена в виде цепочки в которой первый элемент реализует логическую функцию, а остальные k элементов -элементарные задержки на dt.

Временное рассогласование входных сигналов эл схемы может привести к появлению ложного сигнала на выходе логического эл -  риск сбоя.

Если сигналы на выходе схемы для двух смежных наборов входных воздействий А и В остаются одинаковыми, а во время переходного процесса возможно появление ложного сигнала противоположного значения, то это статический риск сбоя.

Динамический риск сбоя предполагает возможность многократного изменения сигнала на выходе эл при переходе от входного набора А к набору В, когда выходной сигнал меняется на противоположное.